Parallel Instruction Computing
Explicitly Parallel Instruction Computing littéralement informatique à instruction explicitement parallèle ) est un type d 'architecture de microprocesseurs utilisé entre autres dans les DSP et par Intel pour les microprocesseurs Itanium et Itanium 2
philosophie de l 'EPIC repose sur la disparition du réordonnancement à l 'exécution : les instructions sont exécutées dans l 'ordre exact dans lequel le compilateur les a disposées . Cela économise l 'unité de réordonnancement dont la complexité est au carré du nombre d 'unités gérées en parallèle . Néanmoins cette économie matérielle a un coût : l 'effort d 'optimisation repose sur le compilateur , qui a la charge d 'organiser statiquement les dépendances inter -instructions .
un Itanium l 'organisation d 'un mot est la suivante : 3 instructions de 41 bits chacune , et un template de 5 bits qui détaille les dépendances inter -instructions (et éventuellement par rapports aux mots précédents /suivants ), soit 128 bits (3 x 41 + 5 ).
est considéré comme un successeur du RISC
aussi
CPU
Harvard · Architecture de von Neumann · Taxinomie de Flynn SISD · SIMD · MISD · MIMD
de signal numérique · Microcontrôleur · System on Chip · Processeur vectoriel
d ’instructions : CISC · EDGE · EPIC · MISC · OISC · RISC · VLIW · ZISC · 8 -bits · 16 -bits · 32 -bits · 64 -bits · 128 -bits
Foundation 2010
soumis à la licence CC -BY -SA Source : Article Explicitly Parallel Instruction Computing de Wikipédia en français auteurs
d 'autres dictionnaires:
parallel instruction computing EPIC ) is a term coined in 1997 by the HP Intel alliance [cite web url = http: //www .hpl .hp .com /techreports /1999 /HPL 1999 111 .pdf title = EPIC: An Architecture for Instruction Level Parallel Processors accessdate = 2008 05 08 last = Schlansker and … Wikipedia
Parallel Instruction Computing EPIC bezeichnet eine Eigenschaft einer Befehlssatzarchitektur (englisch Instruction Set Architecture , kurz ISA ) und der Verarbeitungsstruktur einer Familie von Mikroprozessoren , z . B . Itanium . Bei der Programmierung von EPIC CPUs wird … … Deutsch Wikipedia
level parallelism ILP ) is a measure of how many of the operations in a computer program can be performed simultaneously . Consider the following program: 1 . e = a + b 2 . f = c + d 3 . g = e * fOperation 3 depends on the results of operations 1 and 2 , so it cannot … … Wikipedia
set An instruction set , or instruction set architecture (ISA ), is the part of the computer architecture related to programming , including the native data types , instructions , registers , addressing modes , memory architecture , interrupt and exception … … Wikipedia
Set Architecture Eine Befehlssatzarchitektur (engl . Instruction Set Architecture , kurz: ISA ) ist – vereinfacht gesagt – die formale Spezifikation bestimmter Verhaltensweisen eines Prozessors aus Sicht seines Programmierers , auf die sich dieser bei der … … Deutsch Wikipedia
of computing and IT abbreviations This is a list of computing and IT acronyms and abbreviations . Contents: 0 –9 A B C D E F G H I J K L M N O P Q R S T U V W X Y … Wikipedia
long instruction word or VLIW refers to a CPU architecture designed to take advantage of instruction level parallelism (ILP ). A processor that executes every instruction one after the other (i .e . a non pipelined scalar architecture ) may use processor resources … … Wikipedia
computing Programming paradigms Agent oriented Automata based Component based Flow based Pipelined Concatenative Concurrent computing … Wikipedia
informatique )Explicitly Parallel Instruction Computing EPIC (Explicitly Parallel Instruction Computing , littéralement informatique à instruction explicitement parallèle ) est un type d architecture de microprocesseurs (utilisé entre autres dans les DSP et par … … Wikipédia en Français
2 processor Produced From mid 2001 to present Common manufacturer (s ) Intel Max . CPU c … Wikipedia
