- Modèle de faute
-
Les modèles de faute sont des abstractions utilisées pour modéliser une défaut accidentel dans un circuit électronique (numérique). Chaque type de modèle de faute peut correspondre à plusieurs origines physiques différentes. Cette représentation abstraite permet de prédire l’impact du défaut sur le fonctionnement global d’un circuit.
Il est courant de développer des tests qui permettent de détecter un type de faute et de la propager jusqu’à un point observable du circuit. Ceci permet de tester les circuits numériques et d'écarter les puces défectueuses.
Sommaire
Définitions
Fautes générales
- Stuck-at-fault (SF or SA0, SA1) : Une cellule ou une ligne est bloquée a 0 ou 1
- Transition-fault (TF) : Une cellule ou une ligne ne peut pas réaliser de transition 1→0 ou 0→1
- Coupling-fault (CF) : Une cellule ou une ligne qui effectue une transition 1→0 ou 0→1 affecte l'état d'une autre ligne ou cellule
- Delay fault (ADF) : Une cellule ou une ligne réalise une transition correcte mais beaucoup plus lentement que prevu
Fautes spécifiques aux mémoires
- Address decoder fault (ADF) : Type de faute spécifique aux mémoires, certaines adresses ne peuvent être accedées ou bien accèdent à plusieurs emplacements mémoire
- Retention fault (ADF): Type de faute spécifique aux mémoires, une cellule mémoire ne parvient pas a maintenir son état au-delà d'un certain temps
Exemple
Voici un exemple simple de faute de type blocage (stuck-at) sur un circuit constitué d'une porte &ET à deux entrées (a,b) et une sortie 'c'.
Un blocage de l'entrée 'a' 0 se traduit par une sortie 'c' toujours à 0.
Appliquer le vecteur de test (a=1,b=1) permet de détecter une tel faute et donc d'écarter un circuit défecteux.
Dans cette exemple 'c' est une sortie observable, 'a' et 'b' des entrées contrôlables.
Dans un circuit complexe, il faudrait trouver le moyen de contrôler (a,b) et de propager le blocage de 'c' vers un point observable du circuit, comme une sortie fonctionnelle ou une sortie dediée au test.
Voir aussi
Bibliographie
Ouvrages generaux:
- Laung-Terng Wang, Cheng-Wen Wu, Xiaoqing Wen, VLSI TEST PRINCIPLES AND ARCHITECTURES, Elsevier, 2006 (ISBN 978-0-12-370597-6)
- Portail de l’informatique
- Portail de l’électricité et de l’électronique
Catégorie :- Conception électronique
Wikimedia Foundation. 2010.