LatticeMico32

LatticeMico32
LatticeMico32
Concepteur Lattice Semiconductor
Bits 32-bit
Lancement 2006
Architecture RISC
Type Registre-Registre
Encodage 32-bit fixe
Branchement Compare and branch
Endianness Big
Extensions Définies par l'utilisateur
Libre Oui
Registres
Usage général 32

Le LatticeMico32 est un processeur softcore 32 bits produit par Lattice Semiconductor, optimisé pour les FPGA. Il utilise une architecture Harvard.

Le LaticeMico32 est sous une licence IP core (en) libre. Cela veut dire que son usage n'est pas restreint aux FPGA Lattice, et qu'il peut être légalement utilisé sur n'importe quelle architecture hôte (FPGA, ASIC, émulation virtuelle,...). Le processeur et les outils de développement sont disponibles tous deux sous forme de code source, permettant à des tiers d'implémenter des changements à l'architecture du processeur.


Sommaire

Caractéristiques

  • Architecture RISC load/store.
  • Bus de données 32-bit.
  • Instructions 32 bit.
  • 32 registres à usage général.
  • Jusqu'à 32 interruptions externes.
  • Jeu d'instructions configurable incluant des instructions définies par l'utilisateur.
  • Caches optionnels.
  • Mémoires pipeline optionnelles.
  • Interface mémoire double wishbone (en).
  • Entrés/sorties mappées.
  • Pipeline à 6 étages.

Outils de développement

  • Compilateur GCC - C/C++.
  • Binutils - Assembleur, éditeur de lien utilitaires binaires.
  • GDB - Débogueur.
  • Eclipse - IDE.
  • Newlib - Librairie C.
  • uCos-II, uITRON, RTEMs - RTOS.
  • uCLinux - O/S.

Liens externes

Source



Wikimedia Foundation. 2010.

Contenu soumis à la licence CC-BY-SA. Source : Article LatticeMico32 de Wikipédia en français (auteurs)

Игры ⚽ Нужна курсовая?

Regardez d'autres dictionnaires:

  • LatticeMico32 — Designer Lattice Semiconductor Bits 32 bit Introduced 2006 Design RISC Type Register Register Encoding Fixed 32 bit …   Wikipedia

  • OpenRISC — is the original flagship project of the OpenCores community. This project aims to develop a series of general purpose open source RISC CPU architectures. The first (and currently only) architectural description is for the OpenRISC 1000,… …   Wikipedia

  • Nios II — For School level education board in India, see National Institute of Open Schooling. Nios II Designer Altera Bits 32 bit Design RISC Endianness Little Open No …   Wikipedia

  • Milkymist — One Manufacturer Qi Hardware Release date December 27, 2010 (2010 12 27) (early developer kit), September 28, 2011  …   Wikipedia

  • Nios embedded processor — For School level education board in India, see National Institute of Open Schooling. Nios was Altera s first configurable 16 bit embedded processor for its FPGA product line. For new designs, Altera recommends the 32 bit Nios II. It is now… …   Wikipedia

  • MicroBlaze — Designer Xilinx Bits 32 bit Version 8.20 Design RISC Encoding Fixed Endianness Big/Little …   Wikipedia

  • Processeur softcore — Un processeur softcore est un processeur (CPU) implémenté sur un système reprogrammable comme un FPGA. On parle alors de système sur puce programmable (System on Programmable Chip ou SoPC). Sommaire 1 Présentation 2 Liste de processeurs softcore… …   Wikipédia en Français

  • MIPS (архитектура) — У этого термина существуют и другие значения, см. MIPS. MIPS (англ. Microprocessor without Interlocked Pipeline Stages)  микропроцессор, разработанный компанией MIPS Computer Systems (в настоящее время MIPS Technologies) в соответствии… …   Википедия

  • AVR — Логотип AVR …   Википедия

  • SuperH — …   Википедия

Share the article and excerpts

Direct link
Do a right-click on the link above
and select “Copy Link”