Streaming SIMD Extension 3

Streaming SIMD Extension 3

SSE3

SSE3, connu aussi par son nom de code interne Prescott New Instructions (PNI), est la troisième génération du jeu d'instructions SSE pour l'architecture IA-32. Intel a introduit SSE3 au début de l'année 2004 avec la version Prescott de son processeur Pentium 4. En avril 2005, AMD a introduit un sous-ensemble de SSE3 dans la révision E de leur processeur Athlon 64 (Venice et San Diego). Leur jeu d'instructions SIMD pour la plate-forme x86, du plus ancien au plus récent, sont MMX, 3DNow! (développé par AMD), SSE et SSE2.

Sommaire

Changements

Le changement le plus notable est la capacité à fonctionner horizontalement dans un registre, à l'opposé des plus ou moins strictes opérations verticales de toutes les instructions SSE précédentes. Plus spécifiquement, les instructions pour additionner et multiplier plusieurs valeurs stockées dans un seul registre ont été ajoutées. Ces instructions simplifient l'implantation de bon nombre d'opérations DSP et 3D. Il y a aussi une nouvelle instruction pour convertir des valeurs à virgules flottantes à des entiers sans avoir à changer le mode d'arrondissement global, permettant ainsi d'éviter la réinitialisation du Pipeline d'instruction. Finalement, il y a l'ajout de LDDQU, une instruction alternative, qui donne de meilleures performances sur des architectures NetBurst, pour charger les vecteurs d'entiers mal alignés qui traversent les limites du cacheline.

Processeurs avec le SSE3

Nouvelles instructions

Instructions communes

Arithmétique

  • ADDSUBPD - ( Add-Subtract-Packed-Double )
    • Entrée - { A0, A1 }, { B0, B1 }
    • Sortie - { A0 - B0, A1 + B1 }
  • ADDSUBPS - ( Add-Subtract-Packed-Single )
    • Entrée : { A0, A1, A2, A3 }, { B0, B1, B2, B3 }
    • Sortie : { A0 - B0, A1 + B1, A2 - B2, A3 + B3 }

AOS (Tableau de structures)

  • HADDPD - ( Horizontal-Add-Packed-Double )
    • Entrée : { A0, A1 }, { B0, B1 }
    • Sortie : { B0 + B1, A0 + A1 }
  • HADDPS ( Horizontal-Add-Packed-Single )
    • Entrée : { A0, A1, A2, A3 }, { B0, B1, B2, B3 }
    • Sortie : { B0 + B1, B2 + B3, A0 + A1, A2 + A3 }
  • HSUBPD - ( Horizontal-Subtract-Packed-Double )
    • Entrée : { A0, A1 }, { B0, B1 }
    • Sortie : { A0 - A1, B0 - B1 }
  • HSUBPS - ( Horizontal-Subtract-Packed-Single )
    • Entrée : { A0, A1, A2, A3 }, { B0, B1, B2, B3 }
    • Sortie : { A0 - A1, A2 - A3, B0 - B1, B2 - B3 }
  • LDDQU - un chargement alternatif de vecteur codé sur des entiers, utile pour la compression vidéo
  • MOVDDUP, MOVSHDUP, MOVSLDUP - pour les nombres complexes et le filtrage audio
  • FISTTP - conversion de la pile du coprocesseur vers des entiers

Instructions Intel

  • MONITOR, MWAIT - Permet d'optimiser les applications multi-threading, Les processeurs disposant de l’Hyper-Threading devraient bénéficier de meilleures performances.

Voir aussi

  • Portail de l’informatique Portail de l’informatique
Ce document provient de « SSE3 ».

Wikimedia Foundation. 2010.

Contenu soumis à la licence CC-BY-SA. Source : Article Streaming SIMD Extension 3 de Wikipédia en français (auteurs)

Игры ⚽ Нужен реферат?

Regardez d'autres dictionnaires:

  • Streaming simd extension 2 — Streaming SIMD Extension 2, généralement abrégé SSE2. Elle est composée de 144 instructions et fait son apparition avec le Pentium 4 d Intel. Elle gère des registres 128 bits pour les entiers et les flottants simples et doubles précision.… …   Wikipédia en Français

  • Streaming SIMD Extension 2 — Streaming SIMD Extension 2, généralement abrégé SSE2. Elle est composée de 144 instructions et fait son apparition avec le Pentium 4 d’Intel. Elle gère des registres 128 bits pour les entiers et les flottants simples et doubles… …   Wikipédia en Français

  • Streaming SIMD Extension 4 — SSE4 Pour les articles homonymes, voir NNI. SSE4 (pour Streaming SIMD Extensions version 4), aussi connu sous le nom de Nehalem New Instructions (NNI) est un jeu d instructions supplémentaires pour l architecture x86. Le jeu complet comprend 54… …   Wikipédia en Français

  • Streaming SIMD Extension 5 — SSE5 SSE5 (pour Streaming SIMD Extensions version 5) annoncé par AMD le 30 août 2007, est un jeu d’instructions supplémentaires 128 bit pour l architecture AMD64 du processeur Bulldozer dont la production doit commencer en 2011[1].… …   Wikipédia en Français

  • Supplemental Streaming SIMD Extension 3 — SSSE3 Supplemental Streaming SIMD Extension 3 (SSSE3) aussi connu sous le nom de code Tejas New Instructions (TNI) est le quatrième jeu d instruction SSE, souvent nommé à tort SSE4. Introduit par Intel dans son architecture Core, le jeu d… …   Wikipédia en Français

  • Streaming SIMD Extensions — (SSE) is a SIMD (Single Instruction, Multiple Data) instruction set extension to the x86 architecture, designed by Intel and introduced in 1999 in their Pentium III series processors as a reply to AMD s 3DNow! (which had debuted a year earlier).… …   Wikipedia

  • Internet Streaming SIMD Extensions — Die Streaming SIMD Extensions (SSE), früher auch Internet Streaming Extensions (ISSE) ist eine von Intel entwickelte Befehlssatzerweiterung der x86er Architektur, welche mit der Einführung des Pentium III (Katmai) Prozessors vorgestellt wurde und …   Deutsch Wikipedia

  • SIMD — Flynnsche Klassifikation   Single Instruction Multiple Instruction Single Data SISD MISD Multiple Data SIMD MIMD Die Flynnsche Klassifikation [1] …   Deutsch Wikipedia

  • Multi Media Extension — Intel Prozessor mit MMX Die Multi Media Extension (kurz MMX) ist eine Anfang 1997 von Intel auf den Markt gebrachte Rechnerarchitektur, die es erlaubt, größere Datenmengen parallelisiert und somit schneller zu verarbeiten. Die… …   Deutsch Wikipedia

  • SSE2 — Streaming SIMD Extension 2 Streaming SIMD Extension 2, généralement abrégé SSE2. Elle est composée de 144 instructions et fait son apparition avec le Pentium 4 d Intel. Elle gère des registres 128 bits pour les entiers et les flottants… …   Wikipédia en Français

Share the article and excerpts

Direct link
Do a right-click on the link above
and select “Copy Link”